Processo di assemblaggio del substrato per circuiti integrati: una panoramica tecnica completa
1. Introduzione
Il packaging basato su substrato, in particolare le configurazioni BGA, è diventato la tecnologia di assemblaggio dominante per i circuiti integrati ad alte prestazioni e ad alto numero di I/O. A differenza dei package leadframe che utilizzano una struttura metallica per l'interconnessione, i package su substrato impiegano un materiale organico o ceramico laminato.Substrato Ic che fornisce più livelli di instradamento, piani di alimentazione e di massa e interconnessioni a sfera di saldatura ad area.
Il substrato stesso è una struttura multistrato, tipicamente realizzata in resina bismaleimide triazina (BT) con rinforzo in vetro o materiali poliimmidici. Per le varianti di substrato ceramico, il processo di fabbricazione prevede la co-cottura ad alta temperatura di strutture ceramiche multistrato per ottenere substrati metallizzati ad alta densità.
Mentre i pacchetti di substrato condividono la prima metà del processo di assemblaggio con i pacchetti leadframe, tra cui la rettifica del wafer, il taglio, il fissaggio del die, Collegamento dei fili o flip-chip bonding e stampaggio: i processi di back-end differiscono in modo significativo. I package del substrato vengono sottoposti a montaggio con sfere di saldatura, rifusione, separazione e ispezione finale, mentre i package del leadframe richiedono operazioni di rifilatura, placcatura e formatura.
2. Fase di preparazione del wafer
2.1 Rettifica posteriore
Il processo di confezionamento inizia con la rettifica posteriore dei wafer, che ne riduce lo spessore alle specifiche appropriate per il confezionamento finale. Per le configurazioni a die sovrapposti, i wafer vengono rettificati fino a raggiungere dimensioni significativamente più sottili per poter alloggiare più strati di chip entro i limiti di altezza del confezionamento.
La rettifica posteriore impiega una sequenza progressiva: la rettifica grossolana rimuove il materiale più grossolano, la rettifica fine garantisce la precisione dimensionale e la lucidatura elimina le microfratture superficiali che potrebbero causare fratture. Prima della rettifica, un nastro protettivo viene laminato sulla superficie attiva per prevenire danni al circuito. Dopo la rettifica, un nastro di montaggio viene applicato sul retro del wafer, che viene poi montato su un telaio ad anello per la movimentazione.
2.2 Taglio di wafer
Il taglio dei wafer (o dicing) separa il wafer lavorato in singoli chip utilizzando una lama rotante con grani di diamante. Per wafer sempre più sottili, il dicing laser offre un'alternativa senza contatto che riduce il rischio di rottura. Dopo il dicing, i chip vengono puliti in acqua deionizzata per rimuovere la polvere di silicio e la carica statica accumulata durante il taglio.
3. Processo di fissaggio del chip
Il processo di fissaggio dei chip trasferisce i singoli chip dal nastro di montaggio all'area di contatto del substrato. Questo processo richiede operazioni di prelievo e posizionamento precise, con un'attenta selezione dell'adesivo.
I materiali adesivi si dividono in due categorie:
Prima del posizionamento del chip, la resina epossidica caricata con argento viene applicata sul substrato mediante un dosatore a siringa o tramite serigrafia. Questi adesivi conduttivi garantiscono un contatto ohmico tra il chip e il substrato.
Le pellicole di fissaggio del die o le pellicole di laminazione del retro del wafer vengono laminate sul retro del wafer dopo la molatura e tagliate insieme al wafer stesso. La pellicola di fissaggio del die viene tagliata simultaneamente al die, consentendo il trasferimento simultaneo del die e dell'adesivo. Questo approccio è particolarmente vantaggioso per le configurazioni con die sovrapposti.
Un aspetto critico durante il montaggio dei chip è la forza adesiva del nastro di montaggio. L'adesivo deve mantenere una forte forza di adesione durante il taglio del wafer, ma indebolirsi sufficientemente in seguito all'esposizione ai raggi ultravioletti prima del prelievo del chip, consentendo una rimozione pulita e senza danni.
4. Interconnessione: Metodi di collegamento elettrico
L'interconnessione stabilisce percorsi elettrici tra i pad di collegamento del chip e i contatti di collegamento del substrato. Vengono impiegati due metodi principali: il wire bonding e il flip-chip bonding.
4.1 Collegamento a filo
Il wire bonding utilizza fili d'oro o di rame, combinati con calore, pressione e vibrazioni, per collegare elettricamente chip e substrati. La sequenza del processo segue questi passaggi:
La parte terminale del filo che si estende dal capillare viene fusa mediante un processo di fiamma elettronica, creando una sfera grazie alla tensione superficiale.
Il FAB viene compresso sul pad di incollaggio del chip, formando il primo legame.
Il capillare si muove verso il contatto di legame del substrato, srotolando il filo per creare il profilo ad anello richiesto.
Il filo viene premuto contro il dito di collegamento per formare il secondo collegamento.
Il filo viene tirato indietro e reciso, preparandolo per il collegamento successivo.
Per i substrati di confezionamento, il filo d'oro è comunemente utilizzato grazie alla sua eccellente conduttività elettrica e duttilità. Anche le varianti di filo di rame, tra cui il rame rivestito di palladio (Pd-Cu), si sono diffuse per la riduzione dei costi e il miglioramento delle prestazioni elettriche.
Prima del collegamento dei fili, viene eseguita una pulizia al plasma per rimuovere i contaminanti dalle superfici di collegamento, garantendo un'adesione ottimale.
4.2 Collegamento Flip-Chip e Underfill
La tecnica di flip-chip bonding crea dei bump di saldatura sulla superficie del die e li collega direttamente ai pad corrispondenti sul substrato, offrendo prestazioni elettriche superiori rispetto al wire bonding, eliminando la necessità di lunghi anelli di filo.
Si utilizzano comunemente due processi di incollaggio flip-chip:
I punti di saldatura vengono fusi ad alta temperatura per fissare il chip al substrato.
Il calore e la pressione vengono applicati alla giunzione per formare il collegamento tra il chip e il substrato.
La differenza nel coefficiente di dilatazione termica tra il chip di silicio e il substrato organico crea una sollecitazione che non può essere gestita dal solo bump. Pertanto, è necessario un underfill per garantire l'affidabilità della giunzione di saldatura. I processi di underfill includono:
Il materiale di riempimento viene iniettato lateralmente nel chip, riempiendo lo spazio tra le protuberanze per capillarità.
Il composto epossidico per stampaggio svolge una doppia funzione, agendo sia da incapsulante che da sottoriempitivo, riempiendo lo spazio tra le sporgenze durante il processo di stampaggio.
5. Stampaggio: incapsulamento e protezione
Lo stampaggio incapsula il substrato assemblato, proteggendo il chip e le strutture di interconnessione da danni meccanici e contaminanti ambientali. Il composto di stampaggio epossidico (EMC) è il materiale di incapsulamento preferito.
Il processo di stampaggio presenta sfide uniche per i package di substrati. Con l'aumento del numero di stack di chip e la diminuzione dello spessore del package, lo spazio tra il chip e la parte superiore del package continua a ridursi. Inoltre, le dimensioni dei substrati aumentano per poter processare un maggior numero di chip in lotti più grandi, riducendo i costi di produzione. Queste tendenze hanno spinto lo stampaggio a trasferimento al limite delle sue capacità.
Stampaggio a compressioneè emersa come soluzione a queste sfide. Nello stampaggio a compressione:
- Lo stampo è pre-riempito con polvere EMC.
- Il substrato viene posizionato nello stampo.
- Applicando calore e pressione, la polvere di EMC si liquefa e riempie lo spazio.
- Poiché l'EMC si liquefa immediatamente e riempie lo spazio senza colare, non si verificano problemi di riempimento nemmeno nel piccolo spazio tra il chip e la parte superiore del package.
6. Marcatura
La marcatura incide le informazioni sul prodotto, tra cui il tipo di semiconduttore, il produttore, i modelli, i simboli, i numeri o le lettere, sulla superficie del Pacchetto semiconduttoreQueste informazioni si rivelano fondamentali per risalire alla causa dei guasti del prodotto. La marcatura laser è il metodo predominante per gli imballaggi in plastica, con la marcatura EMC nera preferita per la sua leggibilità.
7. Montaggio a sfera di saldatura
Il montaggio delle sfere di saldatura è il processo di back-end distintivo per i package dei substrati, che stabilisce sia i percorsi elettrici che le connessioni meccaniche tra il package e i circuiti esterni.
Sequenza di montaggio della sfera di saldatura:
Il flussante viene applicato ai substrati per rimuovere impurità e ossidi durante il processo di rifusione, consentendo una fusione uniforme e fornendo una superficie pulita.
Le sfere di saldatura vengono posizionate sui pad utilizzando uno strumento di aspirazione specializzato o la serigrafia. Il flussante fornisce un'adesione temporanea per mantenere le sfere in posizione.
L'assemblaggio passa attraverso un forno a rifusione dove le sfere di saldatura si fondono, formando una connessione affidabile con i pad del substrato.
I residui vengono rimossi utilizzando un detergente inorganico privo di CFC.
Il profilo termico durante la rifusione è attentamente controllato mediante parametri quali il tempo di preriscaldamento, la temperatura di picco e la velocità di raffreddamento, al fine di garantire una formazione ottimale del giunto senza danneggiare il substrato.
Le composizioni più comuni delle leghe per saldatura includono:
8. Substrato per imballaggio Produzione
Il substrato stesso è un componente critico che richiede processi di produzione sofisticati. Per i substrati organici, il flusso di fabbricazione comprende:
Su entrambi i lati di una piastra centrale in resina BT/vetro viene laminata una sottilissima lamina di rame (spessore 12–18 μm).
Vengono praticati dei fori passanti e metallizzati per realizzare interconnessioni verticali.
I pattern vengono creati su entrambi i lati del substrato utilizzando le tecniche convenzionali per PCB, formando tracce guida, elettrodi e una serie di zone di saldatura per il montaggio delle sfere.
Viene applicata una maschera di saldatura, con dei motivi che mettono in evidenza le aree dell'elettrodo e della saldatura.
La finitura superficiale (ad esempio, nichelatura/placcatura in oro) viene applicata ai pad esposti per migliorare la saldabilità.
I metodi avanzati di produzione di substrati affrontano la sfida della lavorazione di substrati ultrasottili. Combinando due substrati estremamente sottili sui lati opposti di un supporto, si aumenta lo spessore strutturale richiesto per la produzione, consentendo alle apparecchiature di lavorazione convenzionali di gestire substrati ultrasottili senza investimenti in attrezzature specializzate.
9. Singolarizzazione e elaborazione finale
Singolaritàsepara i singoli pacchetti dal pannello di supporto utilizzando segatura meccanica, taglio laser o altri metodi di precisione.
In seguito alla singolarizzazione, i pacchetti subiscono:
- Ispezione visiva finale: L'ispezione ottica automatizzata rileva difetti come disallineamenti, ponti di saldatura o crepe.
- Test elettrici: Continuità, isolamento e verifica dell'integrità del segnale.
- Ispezione a raggi X: Per elementi nascosti come i punti di saldatura nei package flip-chip e le connessioni a sfera di saldatura.
- Test di apertura/chiusura: Verifica della continuità elettrica.
- Imballaggio: I prodotti finiti vengono imballati in vassoi per la spedizione.
10. Varianti del pacchetto
Il PBGA è un BGA con design die-up, sovrastampato in plastica, che utilizza un substrato BT a 2, 4 o 6 strati con passo delle sfere di 0,8, 1,0 o 1,27 mm e superiori. Offre un'elevata capacità di I/O in sostituzione dei package QFP quando gli I/O superano i limiti del QFP-256, con prestazioni elettriche e termiche migliorate grazie a più strati di routing.
La tecnologia PBGA è ideale per microprocessori, DSP, ASIC ad alto numero di pin, gate array, memorie e chipset per PC, nonché per applicazioni portatili, inclusi dispositivi cellulari, wireless e PC portatili.
I package TFBGA/VFBGA sono package a livello di chip con cavità rivolta verso l'alto, a collegamento a filo e sovrastampati, che offrono dimensioni ridotte e leggerezza. Questi package utilizzano un substrato in formato matrice con un alloggiamento di stampaggio comune che si adatta a diverse dimensioni di package, offrendo flessibilità di produzione e riducendo i tempi di commercializzazione.
La tecnologia TFBGA/VFBGA è adatta per memorie, circuiti analogici, Flash, ASIC, dispositivi RF e PLD semplici, dove costo e spazio sono fattori critici.
Per applicazioni ad alta affidabilità e alta frequenza, i substrati ceramici offrono una stabilità dimensionale e prestazioni termiche superiori. I substrati CBGA sono realizzati tramite processi di co-cottura ceramica multistrato, ma presentano problematiche quali la discrepanza del coefficiente di dilatazione termica (CTE) tra substrato, chip e PCB, un meccanismo di guasto primario che viene affrontato tramite strutture CCGA o substrati ceramici HITCE.
11. Considerazioni sul controllo qualità
Il controllo del processo lungo l'intero flusso di confezionamento del substrato è fondamentale per ottenere rese elevate e affidabilità del prodotto:
- Planarità del substrato: Il controllo della deformazione durante i processi di saldatura e stampaggio è essenziale.
- Integrità delle obbligazioni: Le prove di trazione e di taglio periodiche garantiscono l'affidabilità del collegamento dei fili.
- Copertura del sottoriempimento: L'ispezione garantisce il completo riempimento degli spazi tra i flip-chip.
- Integrità della sfera di saldatura: L'ispezione a raggi X verifica la corretta formazione del giunto di saldatura.
- Qualità di fissaggio del die: Un'applicazione dell'adesivo senza vuoti è fondamentale per le prestazioni termiche e meccaniche.
12. Conclusion
Il packaging basato su substrato, in particolare le configurazioni BGA, offre una piattaforma di assemblaggio sofisticata e versatile per i moderni dispositivi a semiconduttore. Il flusso di processo, dalla preparazione del wafer al fissaggio del die, all'interconnessione, allo stampaggio, al montaggio delle sfere di saldatura e al collaudo finale, offre vantaggi significativi rispetto ai package leadframe, tra cui una maggiore densità di I/O, prestazioni elettriche superiori, una migliore gestione termica e una maggiore flessibilità di progettazione.
Tra le tendenze emergenti si annoverano l'adozione di substrati più sottili, resa possibile da tecniche avanzate di lavorazione dei supporti, lo stampaggio a compressione per l'incapsulamento a spaziatura ridotta e le leghe di saldatura senza piombo per la conformità ambientale. Con l'aumento della densità di integrazione e la continua riduzione delle dimensioni dei package, le tecnologie di packaging dei substrati continueranno ad evolversi per soddisfare le esigenze delle applicazioni a semiconduttore di prossima generazione.